射频收发机是一个系统性概念，其应用端已渗透到各个行业的方方面面。涵盖通信、雷达、导航等方向，包含移动终端、航空航天、汽车领航、万物互联等行业。射频收发机为什么要追求更大的带宽和复杂的信号调制呢？宽带调制信号的本质是什么？新的需求带来什么新的挑战和机遇？显然这是一个系统性问题，本文先从宽带射频采集这个角度来思考这些问题。
用户端和商业端一定是相互制衡的，用户渴望放心的服务和安心的价格；放心的服务需要技术的加持，安心的价格则和成本与规模挂钩，技术、成本、规模三者相互制衡。笔者愚见，射频收发机成本是一定会随着时代发展不断的降低，而其技术发展趋势一定是大功率大带宽矢量收发机。
宽带射频采集卡的构成
我们先介绍宽带射频采集卡的构成单元。他主要包含四个大单元，分为数据接收单元、基带处理单元、数模转换单元、时钟单元。其主要的目的是接收到外部信息的数据，通过处理转换后，变为模拟信号，方便之后的模拟电路进行处理。数字信号处理模块的部分框图如下所示。
数据接收单元一般包含USB3.0、以太网、LVDS、GT收发器等，上一篇文章《射频收发机》中也介绍过接口带来的限制和不同协议的速率，本文便不再赘述。
数模转换单元由DAC和ADC构成，这部分技术很重要，但无奈的是高端DA/AD芯片国内还需努力追赶，包括工艺制程、建模、设计和成品率等。高端DA/AD的主要瓶颈在于采样率和分辨率。采样率代表器件的广度，即采样到的频谱成分，高采样率器件兼容低采样率器件；分辨率代表器件的深度，即采样到的精确度；至于动态范围、杂散、线性度等属于优化指标。笔者相信以中国的工业和人才积累终将突破这一瓶颈。
时钟单元在数字电路中虽然有不少需求，但对其质量要求不高，进行合理分配和防止过大的串扰即可。但在射频电路中却尤为重要，时钟作为信号参考是整个射频链路的心脏，稳定性、相噪、杂散都直接影响最终信号质量。本文便不展开细讲，在射频电路时再进行介绍。
基带处理单元
基带处理单元主要由FPGA+处理器结构实现，为什么要采用这种结构呢？FPGA叫做现场可编程逻辑阵列，里面也就是咋们大学时期学习数电第一节课讲解的一个个逻辑门，本身并没有什么功能，宛如一张纯洁的白纸。设计人员在这张白纸上根据自己需求作画，将逻辑门进行连接。他的所有过程都是硬件实现，就是连接指令会真的产生连线将两个硬件连接到一起，不像采用电脑处理器屏幕上点击连接只是一串01数字变成了另外的一串01数字。这样的好处是什么呢？"快"。信号传输中，快就是好。
处理器中虽然可以编写程序处理多个目标，但他的底层架构决定了一切。需要同时传输数据时，他便让你乖乖的去后面排队一个一个来。就像收费站入口多的高速，驶上八车道高速的车风驰电掣，二车道高速的车只能在拥堵中前进。
宽带调制信号的本质
从古至今，人类在追求"快"这个需求上是永无止尽的。古时快马加鞭，八百里加急送达；如今无线通信，信息传递百里一瞬；来日世界互联，不出户而感知天下。
那么带宽和调制是怎么影响到数据传输的快慢呢？我们得从通信频带、信道带宽、信号带宽、调制方式（本文仅限数字调制）、符号率、采样率说起。虽然背后的数学公式很麻烦，但原理却不难理解。这世间的事情都是遵循科学常识的，是符合逻辑性的。通信系统好比交通系统，数据传输便好比人口流速，提高运输的速度的方法是多样的。
通信频带好比交通部门划分给我们道路的总宽度，是整个收发机系统硬件承载的上限。对应的信道带宽是根据通信频带划分出的多个道路，主要用于服务多个用户，每个信道会划分出一定的频率保护间隔，以免同行在车道上的车流发生碰撞。通信频带设计瓶颈主要是射频模拟电路部分，信号带宽提高后，变频模块的动态、杂散会更难控制，功放模块的包络响应也会影响通信质量。好的信道质量就宛如路况良好的高速公路，差的信道就像坑洼的路面限制流速。
调制方式好比不同的交通工具，符号率代表载客数。越复杂的调制方式符号率越高，但对信道质量要求越高。比如同样的速度下，小客车只能载几人，大巴车能载几十人，轻轨能载上百人，高铁能载几百人，但道路的成本和技术含量也跟着水涨船高。对于复数通信系统常用的调制方式是QAM（正交幅度调制），而所谓的OFDM调制本质上是多个窄带调制信号拼接成一个大带宽信号。正交的意思是IQ两个正交基，通过其不同的幅度组合成矢量信号进行传输。原理如图。
调制合成的矢量信号如箭头所示，图中圆圈是归一化单位圆，IQ幅度均在圆中，矢量合成范围则是外面的正方形，这时信号区域天然的被分为了4个象限。2-QAM本质上是两种状态，但命名为OOK和BPSK两种，只是分别用坐标系的0/1和-1/1代表数字电路中的0/1，此时同一时刻发送一个比特的信息；4-QAM本质四种状态，命名为QPSK，分别位于四个象限端点，同时每个端点携带两个比特的信息，即00，01，10，11，相对2-QAM信号传输速率翻倍；以此类推，8-QAM调制有八种状态，每个符号三个比特；M-QAM调制有M种状态，每个符号log2M个比特，传输速率是2-QAM的M倍。不同调制信号的展示如下图所示。
可以看到阶数越高，同一时刻的符号率越高，但却使得两种状态在坐标系上靠得越近，这对DA/AD的精度带来了新的挑战。低端的DA/AD器件宛如无法精确控制的汽车，在转换的过程中会偏离原来划分的位置，幅度精度带来的量化噪声会使得信噪比恶化，调制点不再聚集于一点而是发散状态；相位精度带来的相噪会使得调制点沿原点产生旋转。
采样率则是相当于交通系统的总指挥调度，根据奈奎斯特采样率，处理实信号时采样率至少是带宽的两倍，处理复数信号时至少等于信号带宽。大部分系统会预留1.25倍的采样率作为系统的不理想特性的余量。那么DA/AD要想实现1.2GHz的大带宽信号收发，那至少需要1.5Gsps的基带采样率；再采用的射频直采结构收发3.5GHz载波频率，那至少需要4.1Gsps的射频采样率；在此基础上还要实现高阶调制如4096-QAM，则需要很高的分辨率；同时还需要系统性的通道补偿算法，这部分将在之后的文章中进行讲解。
通信的发展史本质也是沿着数据传输速度更新换代：
- 1G时代：支持模拟电话服务
- 2G时代：支持数字语音和短信服务
- 3G时代：支持多媒体服务
- 4G时代：支持了户外直播、移动支付、便捷乘车等服务
- 5G时代：支持了VR/AR、自动驾驶、物联网等服务
- 6G时代：将支持通感一体化、AI赋能、低空经济等服务
未来的发展趋势
抛开DA/AD外，基带采样率需求高还带来新的挑战。便是FPGA+处理器架构本身的缺陷，如果采用缓存式数据传输，为了提高信号传输位宽，多通道应用时他们之间需要大量的传输线连接。在这之前我们先讨论下既然FPGA可以例化出任意的处理器架构，那为什么还需要FPGA+处理器架构呢？
只有一个原因，贵。不论你再怎么精简例化，FPGA一定会有冗杂的电路未使用，而专用芯片则可以根据需求进行裁剪。这便根据用户需求诞生出了不同的专用处理器芯片，这里简单介绍下不同处理器的区别，但是大家要知道万变不离其宗。
- 单片机：最具代表的无疑是51单片机，优点：便宜；缺点：功能少。
- CPU：inter芯片几乎遍布全球，优点：操作系统可视化；缺点：冗杂太多。
- ARM：嵌入式的代表，优点：可裁剪定制系统；缺点：计算速度较慢。
- DSP：优点：大量的运算单元加快计算；缺点：通用性低。
现在的处理器发展逐渐是你中有我，我中有你，毕竟本质都是一样，能用融合的办法实现更大的规模席卷更大的市场是商业的必然行为。RFSoC架构便是用户端和商业端权衡下来的成果，就如笔者在开头的描述，技术、成本、规模三者占据可位世界之巅。
谈技术，Zynq架构将FPGA和ARM集成到同一个芯片中，打破了其相互传输速度的限制。RFSoC架构将Zynq芯片和高分辨率和采样率的8-channel AD/DA集成到一起，解决了多路同步问题；谈成本，芯片本身材料也是取之不尽用之不竭；谈规模，取代了FPGA、ARM、AD/DA独立连接的设计。笔者相信，未来的发展趋势一定是大融合，国产芯片也能在生产力和人才的迸发中后来居上。
笔者抛砖引玉和大家分享一种"曲线救国"的可能性，目前国产高采样率和分辨率的AD/DA芯片水平暂时不如国外， IQ调制本质是采用两路正交基实现复数信号从而使得奈奎斯特采样定理的适用为采样率等于带宽。若从数学的角度实现更高维的正交基进行多路合成，是否能够采用低速的AD/DA实现较大的带宽，当然其中涉及到的整个信号描述体系均会发生翻天覆地的变化，那便是后话了。
小结
本文针对宽带射频采集卡进行了简单的介绍，分享了带宽、调制、采样率是如何影响数据传输的速度，最后寄托了对国产行业的希望。